WEKO3
アイテム
Studies on Circuit Layout Analysis for the Reliability of LSI Devices
http://hdl.handle.net/10748/00012445
http://hdl.handle.net/10748/00012445c80f2a7f-60ff-4afb-90c7-7abe9cc1a3ca
名前 / ファイル | ライセンス | アクション |
---|---|---|
nagamura_yoshikazu_abstract.pdf (139.0 kB)
|
|
|
nagamura_yoshikazu_comments.pdf (287.4 kB)
|
|
|
nagamura_yoshikazu_fulltext.pdf (4.8 MB)
|
|
Item type | 学位論文 / Thesis or Dissertation(1) | |||||
---|---|---|---|---|---|---|
公開日 | 2021-11-05 | |||||
タイトル | ||||||
タイトル | Studies on Circuit Layout Analysis for the Reliability of LSI Devices | |||||
言語 | en | |||||
言語 | ||||||
言語 | eng | |||||
資源タイプ | ||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_db06 | |||||
資源タイプ | doctoral thesis | |||||
アクセス権 | ||||||
アクセス権 | open access | |||||
アクセス権URI | http://purl.org/coar/access_right/c_abf2 | |||||
著者 |
Nagamura, Yoshikazu
× Nagamura, Yoshikazu |
|||||
著者(ヨミ) |
ナガムラ, ヨシカズ
× ナガムラ, ヨシカズ |
|||||
著者別名 |
永村, 美一
× 永村, 美一 |
|||||
書誌情報 |
p. 1-122 |
|||||
著者版フラグ | ||||||
出版タイプ | VoR | |||||
出版タイプResource | http://purl.org/coar/version/c_970fb48d4fbd8a85 | |||||
その他の言語のタイトル | ||||||
その他のタイトル | LSIデバイスの信頼性のための回路レイアウト解析手法に関する研究 | |||||
国立国会図書館分類 | ||||||
主題Scheme | NDLC | |||||
主題 | UT51 | |||||
学位名 | ||||||
学位名 | 博士(工学) | |||||
学位授与機関 | ||||||
学位授与機関識別子Scheme | kakenhi | |||||
学位授与機関識別子 | 22604 | |||||
学位授与機関名 | 東京都立大学 | |||||
学位授与年月日 | ||||||
学位授与年月日 | 2021-03-25 | |||||
学位授与番号 | ||||||
学位授与番号 | 甲第1050号 |